[Schaltalgebra] / [Boolesche Algebra], 1
Huntingtons Axiome, 5
Die 16 m”glichen [Funktionen] von 2 Variablen, 6
Shannonsches Gesetz, 7
Expansionstheoreme, 7
Reduktionstheoreme, 7
Dualit„t, 9
DeMorgansche Regeln, 9
[Interpretationen] der [Booleschen Algebra], 10
UND-Gatter (schaltungstechnisch), 12
ODER-Gatter (schaltungstechnisch), 12
NICHT-Gatter (schaltungstechnisch), 13
Venn-Diagramme, 13
[Disjunktive] [Normalform], 14
[Konjunktive] [Normalform], 14
[N-dimensionaler] [Kubus], 15
Min- und Maxterme bei 3 Variablen, 16
[Minterme] / [Maxterme], 17
KV-Diagramme, 19
Definition der [disjunktiven Normalform], 23
Definition der [konjunktiven Normalform], 23
Junktor-System, 25
Definition des [Systems], 29
Design-Hierarchie, 29
Logikelemente, 30
Abstraktes [Modell] eines [Schalters], 31
[B-n„res] [Logikelement], 35
Logische [Vollst„ndigkeit], 37
[Fan In] / [Fan Out], 37
Spannungsstandard, 37
Logikfamilien, 39
šbersicht der [Halbleiterschaltungen], 41
Unterschied zwischen [Schaltnetz] und [Schaltkreis], 41
Kritischer Pfad, 42
Definition von [Schaltnetz] / [Schaltkreis] / [Schaltwerk], 43
Schaltnetz [Addierer] (Beispiel), 45
Methoden der [Minimierung], 47
Algebraische Minimierung, 48
Literal, 50
Produktterm, 51
Implikant, 51
Primimplikant, 51
[Kosten] eines [Primimplikanten], 53
[Vollst„ndig] / [Unvollst„ndig] definierte [Schaltfunktion], 55
Graphische Minimierung, 56
Algorithmische Minimierung, 61
Quine / McCluskey-Verfahren, 61
šberdeckungsstruktur, 61
šberdeckungsproblem, 61
Auswahl einer minimalen [šberdeckung] durch [Primimplikanten], 65
Branching-Verfahren, 65
[Wesentliche] [Primimplikanten], 65
Zeilendominanz, 65
Spaltendominanz, 65
[Minimale] zweistufige [NAND]- u. [NOR]-Realisierungen, 67
Funktionsb�ndel, 78
[Funktionsb�ndel]-[Primimplikant], 80
[Ausschlaggebender] [Primimplikant], 80
[Mehrstufige] [Schaltnetze], 83
[Spezielle] [Schaltnetze], 87
Decoder, 87
Coder, 88
Multiplexer, 88
Demultiplexer, 89
Parit„t, 89
Wired-Dot-Verkn�pfungen, 92
Open-Collector-Schaltung, 93
NOR-Wire, 94
Tristate-Logik, 99
[Busse] / [Datenwege], 101
[Bus] in [Tristate]-Schaltung, 102
[Programmierbare] [Logik], 104
SSI, 104
[LSI] / [VLSI], 105
[Gate] [Array], 105
PLD, 106
[Architektur] eines [Logic Cell Arrays], 111
Aufbau eines [CLB] und [IOB], 112
šbersicht zur [Einordnung] [Integrierter Schaltungen], 114
Standard-[Logikbausteine] der [7400-Familie], 116
[PAL]-[Notation], 117
[Bezeichnungsweise] f�r [PALs], 118
[Entwicklung] von [Schaltnetzen], 123
Speicherautomat, 129
RS-Latch, 130
RS-Flipflop, 133
D-Flipflop, 133
T-Flipflop, 134
JK-Flipflop, 134
Allgemeine [Anwendungsgleichungen], 135
[Charakteristische] [Gleichung] der [Flipflops], 135
[Charakteristische] [Gleichung] des [RS-Flipflops], 136
[Charakteristische] [Gleichung] des [D-Flipflops], 138
[Charakteristische] [Gleichung] des [T-Flipflops], 139
[Charakteristische] [Gleichung] des [JK-Flipflops], 140
Serienaddierwerk, 142
[šbersichtstabelle] [Flipflops], 145
[Definition] des [Endlichen Automaten], 147
Mealy-Automat, 147
Moore-Automat, 147
[Diagramm] des [Mealy-Automaten], 149
[Diagramm] des [Moore-Automaten], 149
Zeitparameter, 150
[šbergangsfunktion] / [Ausgabefunktion], 151
[Synthese] eines [Endlichen Automaten], 154
[Žquivalenz] von [Moore-Automaten] und [Mealy-Automaten], 157
[Reduktion] / [Minimierung] von [Endlichen Automaten], 159
Anmerkungen zur Automatentheorie, 166
[Chomsky]-[Hierarchie], 166
Verfahren zur [Bestimmung] eines [Minimalautomaten], 171
Taktsteuerung, 173
[Flankengesteuerte] [Flipflops], 173
[Zustandsgesteuerte] / [Pegelgesteuerte] [Flipflops], 173
Taktimpulsverschiebung, 175
Mehrtaktsysteme, 176
Taktpegelsteuerung, 177
Vorder- / R�ckflankensteuerung, 177
Zweiflankensteuerung, 177
[Asynchrone] [Schaltwerke], 179
[Definition] des [Hazards], 179
Hazardfehler, 179
[Definition] des [Strukturhazards], 179
[Definition] des [Funktionshazards], 181
[Diagramme] zur [Taktsteuerung], 183
[Diagramm] zur [Taktimpulsverschiebung], 185
[Diagramme] zu [Hazards], 189
Hazards, 191
[Hazardtypen] in [Schaltwerken], 191
[Potentiell] [essentieller] [Hazard], 192
[Wettlauf] / [Race], 192
Entscheidungsintervall, 193
šbergangsintervall, 193
[Spezielle] [Schaltwerke], 196
Register, 196
Schieberegister, 197
Z„hler, 197
Prozessoren, 198
[Definition] des [Prozessors], 198
[Definition] des [Computers], 198
[šbersicht] zur Einteilung von [Flipflops], 203
[šbersicht] zu [Schieberegistern], 205
[šbersicht] zu [Z„hlerbausteinen], 207
Beispielhafter [Entwurfsablauf] bei [Integrierten Schaltungen], 209
Kombination von [Beschreibungsebenen] und [Sichten], 210
[šbersicht] zur [Komplexit„t], 211
[Halbleiter]-[Schaltungstechnik], 213
[šbersicht] zu [Decodern], 215
[šbersicht] zu [Multiplexern], 217
[Register]-[Transfer]-[Sprache], 219
[šbersicht] zu [Steuerwerken], 221
[Zustandsabh„ngiges] [Steuerwerk], 221
[Befehlsabh„ngiges] [Steuerwerk], 211
[Newton-Verfahren] in [Register-Transfer-Sprache], 223
[Programmgesteuerter] [Computer], 228
Befehlssatz, 229
[šbersicht] [Einfaches Steuerwerk], 231
[šbersicht] [Befehlsarten], 235
[šbersicht] [Mikroprogramme], 236
[68000-Familie] [Mikroprozessor], 237
Sign Extension, 237
[68000-Familie] [Adressierungsarten], 239
[68000-Familie] [Assemblersprache], 239
[šbersicht] [68000-Familie] [Memory adressing], 243
[šbersicht] [68000-Familie] [Assemblerprogrammierung], 245
[šbersicht] [68000-Familie] [Assembler-Beispiel], 243